

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 62-145458

(43)Date of publication of application : 29.06.1987

(51)Int.Cl.

G06F 15/06
G06F 1/00

(21)Application number : 60-288747

(71)Applicant : NEC CORP

(22)Date of filing : 20.12.1985


(72)Inventor : TAKAI AKIRA

(54) MICROCOMPUTER

(57)Abstract:

PURPOSE: To attain low power consumption by designating a function unit stopping the operation at standby in the processing program to stop the operation other than a required function unit selectively.

CONSTITUTION: A standby instruction designating a function unit desired to stop the operation in the standby state in advance is written on a program. When the standby instruction is given to an instruction register and a decoder 4 according to the program processing order, it is executed similarly as a conventional instruction and set to an operation stop designation register 12. Then a control signal is given to operation control circuits 8', 9', 10', 11' from the register 12 and the power supply circuit to each function unit is cut off to stop the function. Thus, the user selects the function optionally, the operation of the function unit is stopped at standby to attain low power consumption.



SPECIFICATION <EXCERPT>

(Page 1, bottom right column, lines 10 to 18)

Recently, among simple-chip microcomputers incorporating ROM or RAM, ALU (Arithmetic Logic Unit), and the like, some practical microcomputers have what is called a stand-by function in which the power consumption is reduced by disconnecting power to most function units in a standby mode. In particular, a large number of high-speed and low-power-consumption CMOS microcomputers have the stand-by function for even lower power consumption.

(Page 2, upper right column, lines 4 to 10)

Furthermore, in the structure of the microcomputer described above, the operation control unit comprises a switching circuit for supplying power to each of the function units.

Moreover, in the structure of the microcomputer described above, the operation control unit comprises a switching circuit for providing a clock signal to each of the function units.


(Page 2, bottom right column, line 17 to Page 3, upper left column, line 13)

In the above description of FIG. 1, the operation control unit comprises the switching circuit for disconnecting or connecting power to each function unit, and thus the operation is stopped by cutting the power to reduce the power consumption. However, when each function unit has the CMOS structure, most power of the function unit is consumed in the transient state (change in state) where CMOS gates making up the function operate separately while being synchronized with a clock signal. When there is no change in

state, the power is consumed by only a little leakage current. Therefore, the operation control unit can reduce the most of the power consumption by blocking the clock signal provided to the function unit instead of disconnecting a power circuit. Furthermore, according to the method using the clock signal, some functions can be held in their pre-stop states as they are, so that this method is advantageous in some cases.

DRAWING

FIG. 1



- 1: Internal bus
- 2: Program counter
- 3: Program memory
- 4: Instruction register and decoder
- 5: Control and timing
- 6: Register and data store
- 7: Address register
- 8: ALU and its associated circuit
- 9: First counter
- 10: Second counter
- 11: Timer
- 12: Operation-stop indicating register

8', 9', 10', 11': Operation control circuit

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

昭62-145458

⑬ Int.Cl.⁴

G 06 F 15/06
1/00

識別記号

3 2 0
1 0 2

庁内整理番号

7343-5B
E-7157-5B

⑭ 公開 昭和62年(1987)6月29日

審査請求 未請求 発明の数 1 (全3頁)

⑮ 発明の名称 マイクロコンピュータ

⑯ 特 願 昭60-288747

⑰ 出 願 昭60(1985)12月20日

⑱ 発 明 者 高 井 組 東京都港区芝5丁目33番1号 日本電気株式会社内

⑲ 出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

⑳ 代 理 人 弁理士 内 原 晋

明 細 書

特徴とする特許請求の範囲第(1)項記載のマイクロコンピュータ。

1. 発明の名称

マイクロコンピュータ

2. 特許請求の範囲

- (1) プログラムメモリを内蔵するマイクロコンピュータにおいて、このマイクロコンピュータを構成する機能ユニットごとに動作を停止させる動作制御手段と、動作を停止させる機能ユニットを指定するレジスタ手段と、プログラムメモリに記憶したプログラムの実行に従って前記レジスタ手段をセットするセット手段とを有することを特徴とするマイクロコンピュータ。
- (2) 動作制御手段がそれぞれの機能ユニットに電源を供給するスイッチ回路よりなることを特徴とする特許請求の範囲第(1)項記載のマイクロコンピュータ。
- (3) 動作制御手段がそれぞれの機能ユニットにクロックを供給するスイッチ回路よりなることを

3. 発明の詳細な説明

(産業上の利用分野)

本発明はマイクロコンピュータ、特に低消費電力を考慮したスタンバイ機能を備えたマイクロコンピュータに関する。

(従来技術)

最近、ROMやRAMならびにALU(Arithmetic Logic Unit)等を内蔵するシングルチップマイクロコンピュータにおいて、スタンバイ時に大部分の機能ユニットへの電源を遮断して消費電力の低減を計った所謂スタンバイ機能を備えたものが実用化されている。特に高速かつ低消費電力のCMOS構造のマイクロコンピュータでは、一層、低消費電力を計るためスタンバイ機能を持ったものが多い。

しかし、このスタンバイ機能により電力供給が停止される機能ユニットは製造時に決められてい

て、使用者が任意に変えることができない構造になっている。従って、例えば2組のタイマを有するマイクロコンピュータにおいて、1組のみを使用状態とし、他の1組は電源も遮断してスタンバイ状態にしようとしても、出来ないと云う不都合がある。

(発明の目的)

本発明の目的は上記の欠点を除去し、動作を停止させる機能ユニットを処理プログラムの途中で指定することにより、スタンバイ時に必要な動作を行なう機能ユニット以外の機能ユニットの動作を選択的に停止して、低消費電力化を計ることのできるマイクロコンピュータを提供することにある。

(発明の構成)

本発明のマイクロコンピュータは、プログラムメモリを内蔵するマイクロコンピュータにおいてこのマイクロコンピュータを構成する機能ユニットごとに動作を停止させる動作制御手段と、動作を停止させる機能ユニットを指定するレジスタ手

の制御およびタイミング回路5と、バス1に接続されRAMで構成されたレジスタおよびデータストア6と、このレジスタおよびデータストア6の番地を指定するアドレスレジスタ7と、同じくバス1に接続されたALUとその関連回路8、周辺回路の一部を形成する第1および第2カウンタ9および10ならびにタイマ11とを含む従来の機能ユニット群と、さらにバス1に接続された動作停止指定レジスタ12と、ALUとその関連回路8、第1および第2カウンタ9、10およびタイマ11のそれぞれの電源供給を制御する動作制御回路8'、9'、10'、11'とを含んで構成される。

以上の構成において、動作停止指定レジスタ12と動作制御回路8'、9'、10'、11'を除いた機能ユニットはマイクロコンピュータの一般的な構成であり、その動作は従来と全く変りなく実行される。従って本発明の特徴である機能ユニットに対する動作制御動作について説明を進めると、このマイクロコンピュータの通常の動作状態においては、動作停止指定レジスタ12はリセットされていて、

段と、プログラムメモリに記憶したプログラムの実行に従って前記レジスタ手段をセットするセット手段とを有して構成される。

また、上記のマイクロコンピュータの構成において、動作制御手段がそれぞれの機能ユニットに電源を供給するスイッチ回路によって構成される。

さらにまた、上記のマイクロコンピュータの構成において、動作制御手段がそれぞれの機能ユニットにクロックを供給するスイッチ回路によって構成される。

(発明の実施例)

以下、本発明の実施例について図面を参照して詳細に説明する。

第1図は本発明の実施例のブロック図で、内部バス1に接続されたプログラムカウンタ2と、このプログラムカウンタ2の指定するプログラムをバス1に送出するプログラムメモリ3と、このメモリ3からのプログラムをバス1を介して受ける命令レジスタおよびデコーダ4と、このデコーダ4の命令出力をその命令に従って実施させるため

このレジスタ12から動作制御回路8'、9'、10'、11'への制御線には出力信号が送られていなく、全ての機能ユニットに電源が投入されていて動作状態になっている。そこでこのマイクロコンピュータがスタンバイ状態に入るためには、スタンバイ状態に於て動作を停止させたい機能ユニットを指定したデータを持ったスタンバイ命令がプログラム上に記載される必要がある。プログラム処理順に従ってこのスタンバイ命令が、命令レジスタおよびデコーダ4に入ると通常の命令と同様に実行され、機能ユニットの指定されたデータが動作停止指定レジスタにセットされる。そこでレジスタ12から指定された機能ユニットに属する動作制御回路に制御信号が与えられる。制御信号を受けた動作制御回路はそれぞれの機能ユニットへの電源回路を遮断し機能を停止させる。

以上、第1図の説明においては動作制御回路がそれぞれの機能ユニットに供給される電源を遮断、または接続するスイッチ回路により構成されていて電源を切ることにより動作を停止させ、電力消

費をなくしているが、それぞれの機能ユニットが、CMOS構造で構成されている場合には、機能ユニットの電力消費の大部分は機能を構成するそれぞれのCMOSゲートがクロックで同期して動作する(状態変化する)過渡状態によるもので、状態変化のないときには僅かのリーク電流による電力消費しか存在しない。従って動作制御回路は何も電源回路を遮断しなくても、その機能ユニットに与えられているクロックを遮断することで、大部分の電力消費を無くすることができる。また、このクロックによる方法によれば、機能によっては停止した前の状態をそのまま保存することができ、場合によっては好都合なことがある。

なお以上の実施例においてはスタンバイ時に動作を停止させることのできる機能ユニットを4台としたが、何も4台に限定するものでなく、スタンバイ時に停止してよい機能ユニットの全てに制御回路を設け、スタンバイ時の動作に応じ、木目の細かい消費電力の低減を行なうことができる。(発明の効果)

よびデコーダ、5……制御およびタイミング、6……レジスタおよびデータストア、7……アドレスレジスタ、8……ALUおよびその関連回路、9、10……カウンタ、11……タイマ、12……動作停止指定レジスタ、8'、9'、10'、11'……動作制御回路。

代理人 弁理士 内 原 晋

以上詳細に説明したとおり、従来のマイクロコンピュータのスタンバイ状態が固定的に定められた機能ユニットへの電源供給停止により行なわれていたものが、本発明によれば、機能ユニットを選択的に停止させることができ、必要機能ユニットだけを動作させて必要最小限の消費電力で能率的なスタンバイ状態の運転が可能となる。

また、機能ユニットを使用しない時に電力消費の低減目的で動作停止させたことは逆に、この機能ユニットの動作停止そのものの目的に利用できる。例えば割込機能を禁止する機能ならびに命令に転用または兼用することができ、この回路を別に設ける必要がなくなり、この分、集積回路のチップ面積当りの機能向上が計られると云う効果もある。

4. 図面の簡単な説明

第1図は本発明の一実施例のブロック図である。

1……内部バス、2……プログラムカウンタ、3……プログラムメモリ、4……命令レジスタお

